...

JA 0100967 MAY 1986

(54) THIN-FILM TRANSISTOR


(11) 61-100967 (A) (43) 19.5.1986 (19) JP (21) Appl. No. 59-221557 (22) 22.10.1984 (71) SEIKO EPSON CORP (72) YOSHIFUMI TSUNEKAWA(1)

(51) Int. Cl. H01L29/78,H01L27/12

PURPOSE: To lower a threshold current value, to increase an ON-OFF ratio and to enable response at high speed by thinning the film thickness of a channel region through the ion implantation of oxygen or nitrogen and forming structure in which the film thickness is made thinner than that of a source region and

a drain region shaping contacts.

CONSTITUTION: A nonsingular crystal silicon layer 9 is formed onto an insulating substrate 1, and etched to a required shape, the layer 9 is shaped so that a resist 10 is not left on a channel region 4, and the ions of oxygen, etc. are implanted. A resist mask is peeled, and a gate insulating film 5 is formed by thermally oxidizing the nonsingular crystal silicon layer 9. A gate electrode 6 is shaped, and a source region and a drain region 3 are formed through the implantation of impurity ions. An inter-layer insulating film 7 is shaped, a contact hole is formed, and a source electrode and a drain electrode 8 are shaped. shaped.



THIS PAGE BLANK (USPTO)

19日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A)

昭61-100967

@Int.Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)5月19日

H 01 L 29/78 27/12

8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 薄膜トランジスタ

②特 顋 昭59-221557

愛出 願 昭59(1984)10月22日

砂発 明 者 恒 川

吉 文

セイコーエプソン株式

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内

⑫発 明 者 大 島 弘 之

諏訪市大和3丁目3番5号 株式会社諏訪精工舎内 東京都新宿区西新宿2丁目4番1号

会社

砂代 理 人 弁理士 最 上 務

明 細 會

1 発明の名称

の出

薄膜トランジスタ

2. 特許請求の範囲

- (1) 絶縁基板上のシリコン階を、動作半導体層に用いた薄膜トランジスタにおいて、前記シリコン層に形成される少なくともチャネル領域に、選択的イオン打込みにより形成した絶縁層を有し局所的に、前記デャネル領域のシリコン層膜厚を薄くした微造を特徴とする薄膜トランジスタ。
- (2) 遊択的イオン打込みにより形成した 絶縁 型が、前記シリコンの酸化膜 および窒化膜 であることを 特徴とする特許請求の範囲第1項記載の 薄膜トランジスタ。
 - (3)・前記シリコン暦に形成されるソース領域およびドレイン領域と外部配線とのコンタクト形成領域の前記シリコン暦の腰厚は、チャネル領域の腰厚より厚いことを特徴とずる特許請求の範囲第

1項記載の薄膜トランジスタ。

- 3. 発明の詳細な説明
- 〔童業上の利用分野〕

本発明は、薄膜トランジスタの構造に関するも のである。

〔従来の技術〕

従来の薄膜トランジスタの構造は、特開昭59 -22365・特開昭59-96769の様に、動作圏であるシリコン層の膜厚は、コンタクトホール形成時に問題がなく、かつトランジスタ特性に、コンタクト抵抗等の寄生抵抗が影響しない膜厚以上の均一膜厚であった。

〔 発明が解決しようとしている問題点〕

しかし、前述の従来技術では、薄膜トランジスタ(以下ですで記す。)特性において、動作所が非単結晶シリコンであることからオン電流値が小さくオフ状態でのリーク電流が大きいためオンノオフ比が小さくおさえられる、またしきい値電圧が高く、応答速度が鈍いという問題点を有する。

7,.... 2 ... -

本発明のエヌエは、助作半導体層である非単結 は、リコン層中の少なくともチャネル領域に、イオン打込みにより形成した絶縁層を有し、チャ部 が領域の非単結晶シリコン 層膜 厚は超く、外部 配線とコンタクトを形成するソース領域をよび、レイン領域の少なくともコンタクトが可能であるように厚くした協強

を、化学気相成長法(以下 0 ▼ D と配す。)等により形成し、必要な形状にエッチングを行ない、イオン打込み用のマスクを、レジスト 1 0 により少なくともチャネル領域 4 上にはレジスト 1 0 が 別らないように形成しイオン打込みを行なう。 このようにして第 3 図(a)の如くなる。イオン打込みには、酸 スイオンあるいは 窒 スイオンの使用が可能である。

続いて、レジストマスクをハクリした後、非単結晶シリコン層 9 の気酸化により、ゲード絶録膜 5 を形成する。この際、イオン打込みした暦 2 のアニールも同時に行なうことができる。

を特徴とする。

(作用)

第1図は、本発明の突施例における『『『での都 造図であって、第2図の従来の『『『な神査と比し して、イオン打込みにより形成される絶 暦2々 厚さだけ、チャネル領紋4の非単結晶シリコン別 の脚厚が忍くなっている。

第3図には、本発明によるエアエ构造を突現でる為の製造工程を示す。第3図を用いて、製造工程を説明する。

最初に、絶録基板1上に、非単結晶シリコン∮

次に、相関絶恐襲 7 を形成し、コンタクトホー/を形成した役、 A & ー S i , A & ー S i ー C u : 電極材料により ソース電極およびドレイン 電極を形成することにより、第 3 図(d)の如く 構造とこる。

以上のようにして、本発明による T P T 構造の: 現が可能となる。

さらに、第3図(a)においては、イオン打、このスク10をレジストにより形成したが、したなのスクをCVD等で形成した酸化酸で形成した酸化酸で新成した酸酸である。されば酸がTPT特性に酸磁に影響する非単さに酸がTPT特性に酸磁に影響する非単される。となく構成できるので、トランジスタ特性のラッキが小さくなる。

続いて、本発明による作用を難しく説明すると 本発明の上記構成によれば、チャネル領域の 厚を薄くしたエアエ樹造であるので、動作半導 圏である非単結晶シリコン層中のチャネル領域

おいて、ゲート毎圧の増加により広がる空乏層は、 低ゲート電圧で、チャネル領域を満たすことにな - る。また、空乏層がチャネル領域を満たすゲート -電圧(以後 Vェと記す)以上のゲート電圧(以後 Voと記す)を印加すれば、(Vo-Vェ)なる 電圧は、非単結晶シリコンのフェルミレベルを曲 げることに使用され、反転層形成に使用される。 一般にMOSトランジスタにおけるしきい 値電圧 (以後 V th と記す。)は次式で表わされる。 $V th = V ps + 2 \cdot 1 \phi p 1 + 8 \cdot Ns \cdot Wd / Cox$ ここでV#Bはフラットベンド電圧、 φ # はフェ ルミ単位、qは電荷量、Nsは不純物濃度、Wd は空乏層厚、 C ox はゲート容量である。 上式のws以外の変数の値が一定であるならば、 V th は、W s を小さくすることで、減少するこ とになる。故に、本発明のTPT樽造のように、 Wsすなわち空乏層厚を有限な非単結晶シリコン 層を用いて、制御することにより、しきい値電圧 を下げることが可能となる。

また、オフ状態でのリーク電流を決定するのは、

以上のことは、第5図に示すTPT特性の1例より理解できる。さらに第5図より、本発明の構造にすることで、特性の立ち上がりが急峻となり、より高速応答が可能なTPT特性となることが理解できる。第5図には例としてNチャネルTPTの特性が示してあるが、PチャネルTPTにおいても同様な特性が得られる。

加えて、本発明では、外部配線とのコンタクトにおいて、動作半導体層のソース領域およびドレイン領域の少なくともコンタクト形成領域は、量産工程においても、コンタクトホールが歩留り良く形成でき、しかもコンタクト抵抗等寄生抵抗が、TFT特性に影響しない膜厚としているので、それら要因に影響されることなく、前述したような、高性能なTFT特性が得られる。

〔発明の効果〕

以上述べたように本発明によれば、酸素あるいは窒素のイオン打込みにより形成される絶縁層により動作半導体層である非単結晶シリコン層の少なくともチャネル領域の膜厚を薄くし、コンタク

チャネル領域の抵抗値である。オフ状態でのチャ ネル領域の非単結晶シリコン層の比抵抗率をρε とし、チャネル幅をw、チャネル長をL、チャネ ル領域の非単結晶シリコン層の腰厚をwsとすれ ば、オフ状態でのチャネル抵抗Roff は、

R off = P s・L / W・W s となる。したがって、 オフ状態でのチャネル抵抗は、チャネル領域の非 単結晶ンリコン暦の腰厚を薄くすることで、増加 する。すなわち、本発明の如く構造にすることで、 オフ状態でのチャネル抵抗が増加し、オフ状態で のリーク電流は減少する。

また、MOSトランジスタの理論式より理解できるようにオン状態での電流すなわちオン電流は、(Vo-Vth)の関数であり、(Vo-Vth)の値の増加で、オン電流は増加する。本発明のIPI 構造を実現することで、Vthが下がるので、オン電流が増加することになる。したがって、オン電流が増加し、前述のごとくオフ電流は減少するので、トランジスタ応答特性に必要なオン/オフ比が増加することになる。

加えて標金上、少なくともコンタクトを形成するソース領域およびドレイン領域の膜厚を厚くしているので、量産工程を考慮した場合にも、歩留り良くコンタクトホール形成が可能となり、良好なコンタクト特性を実現するという効果を有する。

4. 図面の簡単な説明

第1 図は本発明の苺膜トランジスタの構造の一 実施例を示す主要断面図。 第2図は従来の薄膜トランジスタの線造を示す 主要断面図。

第3図(a)~(d)は本発明の静販トランジスタを実現するための製造工程図。


第4図は本発明の薄膜トランジスタの構造の一 実施例を示す主要断面図。

第 5 図は本発明の存置と従来の存置の勘膜トランジスタのトランジスタ特性を示す図。


- 1 … 絶縁基板
- 2 …ィオン打込み絶縁層
- 3 …ソース領域およびドレイン領域
- 4 …チャネル領域
- 5 … ゲート 絶縁 磨
- 6 … ゲート電極
- 7 … 潜間絶縁層
- 8 …ソース電極およびドレイン領域
- 9 …非単結晶シリコン層
- 10…レジスト層
- 11…酸素イオンピームあるいは窒素イオンピー

٨


- 12…不納物イオンピーム
- 1 3 …マスク絶緑層.




第 3 図




第 1 図



第 2 図



第 4 図



第 5 図

THIS PAGE BLANK (USPTO)